USI (Avr) - Versionsgeschichte

Newbie.at: nur Rechtschreibung korrigiert

2008-11-26T13:25:17Z

nur Rechtschreibung korrigiert

Linux 80: /* Siehe auch */

2007-01-24T00:03:39Z

‎Siehe auch

Linux 80: Baustelle weg, minimale Anpassung

2007-01-21T21:53:36Z

Baustelle weg, minimale Anpassung

Linux 80: USICR Taktquelle Timer

2006-12-26T16:27:02Z

USICR Taktquelle Timer

Linux 80: /* USICR */

2006-11-20T23:45:32Z

‎USICR

Linux 80 am 19. November 2006 um 16:52 Uhr

2006-11-19T16:52:39Z

Linux 80: update1

2006-11-19T02:07:08Z

update1

Linux 80: Neu

2006-11-18T18:19:37Z

Neu

Neue Seite

USI ('''U'''niversal '''S'''erial '''I'''nterface) steht für Universelle serielle Schnittstelle, die vor allem in kleineren Atmel AVR Controllern, wie zB. beim ATTiny2313, aber auch in einigen ATMegas anzutreffen ist.

Wie der Name schon aussagt, kann diese Schnittstelle universell eingestellt werden um unterschiedliche Funktionen auszuführen. Hauptsächlich gedacht um verschiedene Arten der seriellen Kommunikation auszuüben.

= Hauptfunktionen =
Die Hauptfunktionen sind
* Three-wire Modus, bzw. [[SPI]]
* Two-wire Modus, bzw. [[TWI]] oder [[I2C|I<sup>2</sup>C]]

= Alternative Funktionen =
Wenn die Schnittstelle nicht für die serielle Kommunikation verwendet wird, gibt es, wegen der universellen Auslegung, weitere Möglichkeiten sie trotzdem zu verwenden. Dies wären:
* Halb-Duplex Asynchrone Datenübertragung
* 4-Bit Counter (0-15)
* 12-Bit Timer/Counter in Verbindung mit Timer0
* externer Interrupt, löst bei jeder Flanke aus
* Software Interrupt, kann durch setzen in einem USI-Register ausgelöst werden

= USI-Register =
Hier eine kurze Beschreibung der für den USI Betrieb notwendigen Register

;USIDR
:USI Data Register, alle 8 bit
:Über dieses Register wird direkt auf das serielle Register zugegriffen, ohne Puffer dazwischen, auch während gerade ein Byte übertragen wird, anders als bei ''echtem'' TWI !

;USISR
:USI Status Register
<div align="center">{{Registertabelle8BitFix|USISIF|USIOIF|USIPF|USIDC|USICNT3|USICNT2|USICNT1|USICNT0}}</div>
:
:

;USICR
:USI Control Register
<div align="center">{{Registertabelle8BitFix|USISIE|USIOIE|USIWM1|USIWM0|USICS1|USICS0|USICLK|USITC}}</div>
:die Hauptschaltstelle befindet sich hier, für
:Modus einstellen, Taktquelle auswählen und Interruptanforderungen aktivieren

In ganz neuen AVR Tiny Controllern (wie dem ATTiny261) sind zwei weitere Register zu finden:

;USIBR
:USI Buffer Register, alle 8 bit
:Dieses Register kann nur gelesen werden, entspricht aber eigentlich dem USIDR-Register. Es hat den Vorteil, das das letzte empfangene Byte hier gehalten wird, und die zeitliche Abfolge zum auslesen der Daten aus USIDR nicht mehr so kritisch ist, da zB. nach einem ACK bei TWI das USIDR schon um ein Bit weitergeschoben wird.

;USIPP
:USI Pin Position
<div align="center">{{Registertabelle8BitFix|–|–|–|–|–|–|–|USIPOS}}</div>
:Es ist möglich, die Datenleitungen auf einen alternativen Port zu legen, wenn dieses Bit gesetzt wird. Die alternative Position ist aber auch festgelegt, man schaltet nur zwischen zwei Möglichkeiten um.

= Quellen =
Atmel-AVR-Datenblätter

= Siehe auch =
* [[I2C|I<sup>2</sup>C]] - Details zu I2C
* [[TWI]] - Two-wire Serial Interface
* [[SPI]] - Serial Peripheral Interface

= Baustelle =
{{Baustelle|Linux_80}}

--[[Benutzer:Linux 80|Linux 80]] 19:19, 18. Nov 2006 (CET)

[[Kategorie:Abkürzung]]
[[Kategorie:Grundlagen]]
[[Kategorie:Kommunikation]]
[[Kategorie:Microcontroller]]
[[Kategorie:Elektronik]]
[[Kategorie:Praxis]]

@@ Zeile 1: / Zeile 1: @@
 USI ('''U'''niversal '''S'''erial '''I'''nterface) steht für Universelle serielle Schnittstelle, die vor allem in kleineren Atmel AVR Controllern, wie zB. beim [[ATtiny2313|ATTiny2313]], aber auch in einigen ATMegas anzutreffen ist.
-Wie der Name schon aussagt, kann diese Schnittstelle universell eingestellt werden um unterschiedliche Funktionen auszuführen. Hauptsächlich gedacht um verschiedene Arten der seriellen Kommunikation auszuüben.
+Wie der Name schon aussagt, kann diese Schnittstelle universell eingestellt werden, um unterschiedliche Funktionen auszuführen. Sie ist hauptsächlich dafür gedacht, verschiedene Arten der seriellen Kommunikation auszuüben.
@@ Zeile 11: / Zeile 11: @@
 = Alternative Funktionen =
-Wenn die Schnittstelle nicht für die serielle Kommunikation verwendet wird, gibt es, wegen der universellen Auslegung, weitere Möglichkeiten sie trotzdem zu verwenden. Dies wären:
+Wenn die Schnittstelle nicht für die serielle Kommunikation verwendet wird, gibt es, wegen der universellen Auslegung, weitere Möglichkeiten, sie trotzdem zu verwenden. Dies wären:
 * Halb-Duplex Asynchrone Datenübertragung
 * 4-Bit Counter (0-15) mit verschiedenen Taktquellen
 * 12-Bit Timer/Counter in Verbindung mit Timer0
 * externer Interrupt, löst bei jeder Flanke aus
-* Software Interrupt, kann durch setzen in einem USI-Register ausgelöst werden
+* Software Interrupt, kann durch Setzen in einem USI-Register ausgelöst werden
@@ Zeile 95: / Zeile 95: @@
 |}
 </div>
-::Ist der Timer0 als Taktquelle ausgewählt, kann je nach AVR ein Timerüberlauf, oder ein Comparematch den Impuls für das USI-Modul auslösen.
+::Ist der Timer0 als Taktquelle ausgewählt, kann je nach AVR ein Timerüberlauf oder ein Comparematch den Impuls für das USI-Modul auslösen.
-::Die Taktleitung SCL muss dabei jeweils per Software umgeschaltet (getoggelt) werden, am einfachsten  in einer Timer-ISR ''USITC'' setzen.
+::Die Taktleitung SCL muss dabei jeweils per Software umgeschaltet (getoggelt) werden, am einfachsten in einer Timer-ISR ''USITC'' setzen.
 :*'''USICLK''' Clock Strobe
-::Bei Softwaretakt, wird beim setzen dieses Bits das Schieberegister (''USIDR'') um ein Bit weitergeschoben und der Counter um eins hochgezählt. Der Ausgang wechselt noch im gleichen CPU-Takt auf den neuen Bitwert.
+::Bei Softwaretakt wird beim Setzen dieses Bits das Schieberegister (''USIDR'') um ein Bit weitergeschoben und der Counter um eins hochgezählt. Der Ausgang wechselt noch im gleichen CPU-Takt auf den neuen Bitwert.
 ::Bei externer Taktquelle siehe vorhergehende Tabelle für die Verwendung von USICLK.
-::Das auslesen von USICLK ergibt immer 0.
+::Das Auslesen von USICLK ergibt immer 0.
 :*'''USITC''' Toggle Clock Port Pin
-::Beim setzen wird der Zustand von USCK/SCL gewechselt (0->1 oder 1->0)
+::Beim Setzen wird der Zustand von USCK/SCL gewechselt (0->1 oder 1->0)
 ::Bei externer Taktquelle (siehe Tabelle bei USICSx) kann der 4-Bit-Zähler um eins hochgezählt werden.
-::Das auslesen von USITC ergibt immer 0.
+::Das Auslesen von USITC ergibt immer 0.
@@ Zeile 112: / Zeile 112: @@
 ==== USIBR ====
 :USI Buffer Register, alle 8 bit
-:Dieses Register kann nur gelesen werden, entspricht aber eigentlich dem USIDR-Register. Es hat den Vorteil, das das letzte empfangene Byte hier gehalten wird, und die zeitliche Abfolge zum auslesen der Daten aus USIDR nicht mehr so kritisch ist, da zB. nach einem ACK bei TWI das USIDR schon um ein Bit weitergeschoben wird.
+:Dieses Register kann nur gelesen werden, entspricht aber eigentlich dem USIDR-Register. Es hat den Vorteil, das das letzte empfangene Byte hier gehalten wird, und die zeitliche Abfolge zum Auslesen der Daten aus USIDR nicht mehr so kritisch ist, da z.B. nach einem ACK bei TWI das USIDR schon um ein Bit weitergeschoben wird.
 ==== USIPP ====

@@ Zeile 129: / Zeile 129: @@
 * [[TWI]] - Two-wire Serial Interface
 * [[SPI]] - Serial Peripheral Interface
 * [http://www.atmel.com/dyn/resources/prod_documents/doc2561.pdf Atmel_AVR310] - Using the USI module as a I2C master
 * [http://www.atmel.com/dyn/resources/prod_documents/doc2560.pdf Atmel_AVR312] - Using the USI module as a I2C slave
 = Weblinks =

@@ Zeile 108: / Zeile 108: @@
-In ganz neuen AVR Tiny Controllern (wie dem ATTiny261) sind zwei weitere Register zu finden:
+In ganz neuen AVR Tiny Controllern (wie dem ATTiny261, ATTiny24 und ATTiny25) sind weitere Register zu finden:
 ==== USIBR ====
@@ Zeile 133: / Zeile 133: @@
-= Baustelle =
+= Weblinks =
-{{Baustelle|Linux_80}}
+* [http://www.roboternetz.de/phpBB2/zeigebeitrag.php?t=26774] - Forum-Artikel, in dem eine [[Bascom]]-Lib vorgestellt wird, um die Bascom-I2C-Befehle mit dem USI-Modul als Master zu verwenden.
 --[[Benutzer:Linux 80|Linux 80]] 19:19, 18. Nov 2006 (CET)

@@ Zeile 84: / Zeile 84: @@
 | 0 || 0 || 1 || Software (USICLK) || Software (USICLK)
 |- align="center"
-| 0 || 1 || X || Timer/Counter0 Überlauf || Timer/Counter0 Überlauf
+| 0 || 1 || X || Timer/Counter0 || Timer/Counter0
 |- align="center"
 | 1 || 0 || 0 || extern, positive Flanke || extern, beide Flanken
@@ Zeile 95: / Zeile 95: @@
 |}
 </div>
 :*'''USICLK''' Clock Strobe
 ::Bei Softwaretakt, wird beim setzen dieses Bits das Schieberegister (''USIDR'') um ein Bit weitergeschoben und der Counter um eins hochgezählt. Der Ausgang wechselt noch im gleichen CPU-Takt auf den neuen Bitwert.

@@ Zeile 52: / Zeile 52: @@
 :Im Controlregister wird der Modus eingestellt, Taktquelle ausgewählt und Interruptanforderungen aktiviert
 :*'''USISIE''' Startbedingung Interrupt ermöglichen (nur bei TWI)
-::Wenn eine Startbedingung erkannt wurde und globale Interrupts erlaubt sind wird, wird ein Interrupt ausgelöst.
+::Wenn eine Startbedingung erkannt wurde und global Interrupts erlaubt sind, wird ein Interrupt ausgelöst.
 :*'''USIOIE''' Counter Overflow Interrupt ermöglichen (nur bei TWI)
-::Wenn ein Zählerüberlauf aufgetreten ist und globale Interrupts erlaubt sind wird, wird ein Interrupt ausgelöst.
+::Wenn ein Zählerüberlauf aufgetreten ist und global Interrupts erlaubt sind, wird ein Interrupt ausgelöst.
 :*'''USIWMx''' Modus wählen:
 <div align="center">

@@ Zeile 22: / Zeile 22: @@
 Hier eine kurze Beschreibung der für den USI Betrieb notwendigen Register
-;USIDR
+==== USIDR ====
 :USI Data Register, alle 8 bit
 :Über dieses Register wird direkt auf das serielle Register zugegriffen, ohne Puffer dazwischen, auch während gerade ein Byte übertragen wird, anders als bei ''echtem'' TWI !
-;USISR
+==== USISR ====
 :USI Status Register
 <div align="center">{{Registertabelle8BitFix|USISIF|USIOIF|USIPF|USIDC|USICNT3|USICNT2|USICNT1|USICNT0}}</div>
@@ Zeile 47: / Zeile 47: @@
 ::Aktueller Wert des Zählers, kann jederzeit gelesen oder neu beschrieben werden. Zählt bei jeder Flanke (fallend oder steigend) der Taktquelle um eins hoch (siehe ''USICSx'' im ''Controlregister'').
-;USICR
+==== USICR ====
 :USI Control Register
 <div align="center">{{Registertabelle8BitFix|USISIE|USIOIE|USIWM1|USIWM0|USICS1|USICS0|USICLK|USITC}}</div>
@@ Zeile 96: / Zeile 96: @@
 </div>
 :*'''USICLK''' Clock Strobe
-::Bei Softwaretakt, wird beim setzen dieses Bits das Schieberegister (''USIDR'') um ein Bit weitergeschoben und der Counter um eins hochgezählt. Der Ausgang wechselt noch im gleichen CPU-Takt mit den neuen Bitwert.
+::Bei Softwaretakt, wird beim setzen dieses Bits das Schieberegister (''USIDR'') um ein Bit weitergeschoben und der Counter um eins hochgezählt. Der Ausgang wechselt noch im gleichen CPU-Takt auf den neuen Bitwert.
 ::Bei externer Taktquelle siehe vorhergehende Tabelle für die Verwendung von USICLK.
 ::Das auslesen von USICLK ergibt immer 0.
@@ Zeile 107: / Zeile 107: @@
 In ganz neuen AVR Tiny Controllern (wie dem ATTiny261) sind zwei weitere Register zu finden:
-;USIBR
+==== USIBR ====
 :USI Buffer Register, alle 8 bit
 :Dieses Register kann nur gelesen werden, entspricht aber eigentlich dem USIDR-Register. Es hat den Vorteil, das das letzte empfangene Byte hier gehalten wird, und die zeitliche Abfolge zum auslesen der Daten aus USIDR nicht mehr so kritisch ist, da zB. nach einem ACK bei TWI das USIDR schon um ein Bit weitergeschoben wird.
-;USIPP
+==== USIPP ====
 :USI Pin Position
 <div align="center">{{Registertabelle8BitFix|&ndash;|&ndash;|&ndash;|&ndash;|&ndash;|&ndash;|&ndash;|USIPOS}}</div>
-:Es ist möglich, die Datenleitungen auf einen alternativen Port zu legen, wenn dieses Bit gesetzt wird. Die alternative Position ist aber auch festgelegt, man schaltet nur zwischen zwei Möglichkeiten um.
+:*'''USIPOS''' USI Pin Position
 = Quellen =
-Atmel-AVR-Datenblätter
+[http://www.atmel.com/dyn/products/devices.asp?family_id=607 Atmel-AVR-Datenblätter]