RN-Wissen.de - Benutzerbeiträge [de]

Feldeffekttransistor

2008-04-26T10:23:20Z

Gock: /* MOSFETS */

Der Feldeffekttransistor, meist als FET (Field Effect Transistor) bezeichnet, ist ein unipolarer [[Transistor]]. Unipolar daher, weil im Gegensatz des bipolaren Transistors, je nach Typ, entweder nur Löcher oder Elektronen am Energietransport beteiligt sind.

Der FET hat 3 Anschlüsse, Source (Zufluss, Quelle), Gate und Drain (Abfluss). Ein vierter Anschluss Bulk (Substrat) ist bei Einzeltransistoren i.d.R. mit Source verbunden und nicht extra herausgeführt.

Durch ein elektrisches Feld, das durch hervorgerufen durch eine Steuerspannung zwischen Gate und Source, wird die Leitfähigkeit des Source-Drain-Kanals des Feldeffekt-Transistors beeinflusst. Je nach benutztem Effekt wird unterschieden zwischen MOSFET und JFET (Junction- oder Sperrschicht-FET).

Es gibt folgende Formen von FETs:
* Sperrschicht-Feldeffekt-Transistor (JFET)
* Metalloxidhalbleiter-Feldeffekt-Transistor (MOSFET)
* Schottky-Feldeffekt-Transistor (MESFET) - für HF
* High Electron Mobility Transistor (HEMT) - für HF, > 1 GHz
* Ionen-Sensitiver Feldeffekt-Transistor (ISFET) - als Sensor

==Schaltsymbole==
;N-MOSFET: [[Bild:Schaltsymbol NFET.png]]

;P-MOSFET: [[Bild:Schaltsymbol PFET.png]]

;N-Kanal JFET: [[Bild:Schaltsymbol JFETN.png]] [[Bild:Schaltsymbol JFETN2.png]]

;P-Kanal JFET: [[Bild:Schaltsymbol JFETP.png]] [[Bild:Schaltsymbol JFETP2.png]]

==JFET==
JFETs nutzen einen in Sperrrichtung betriebenen p-n-Übergang, um das elektrische Feld zu bilden. Theoretisch kann der auch in Flussrichtung betrieben werden, was allerdings den Vorteil der leistungslosen Ansteuerung zunichte macht. Bei vielen JFETS gibt es keinen, oder wenig Unterschied zwischen Drain und Source, sie können also für beide Stromrichtungen benutzt werden.
Ohne Gate-Source Spannung ist ein JFET leitend. Durch Spannung in Sperrichtung wird der Strom reduziert erreicht bei der Abschnürrspannung schließlich 0. Bei kleinen Drain-Source Spannung verhält sich der JFET wie ein Spannungsgesteuerter Widerstand. Bei Drain-Source Spannung über etwa 1-2 V verhält sich ein JFET wie eine Spannungsgesteuerte Strombegrenzung. JFets werden hauptsächlich als Schalter für Signalspannungen und als schnelle hochohmige Verstärker eingesetzt. Es gibt viel Operationsverstärker mit JFET Eingängen.
Gebräuchliche JFETS sind: BF245, BF256, 2N4416

==MOSFETS==
MOSFETS haben eine dünne Oxidschicht als Isolierung zwischen Gate und den Kanal. MOSFETS können so hergestellt werden, dass sie ohne Gate-Source Spannung sperren (Enhancement-Typ) oder leiten (Depletion-Typ). Die einzeln erhältlichen MOSFETS sind aber ohne Gate-Source-Spannung (fast) alle sperrend (Enhancement-Typ). Ab einer Gate-Source-Spannung von z.B. +2 V (N-Channel FET) steigt die Leitfähigkeit bzw. der Drain-Source-Strom an. Für den maximalen Strom sind typisch 10 V oder bei sogenannten Logic-Level Mosfets 5 V nötig. Die maximal zulässige Gate-Source-Spannung liegt je nach Typ bei etwa 20-30 V. Bei einigen MOSFET-Typen ist eine Diode zwischen Drain und Source enthalten. Man kann also Drain und Source hier nicht vertauschen, wenn mehr als 0,5 V Spannung anliegen. Die integrierte Diode kann bei Brückenschaltungen zum Teil als Freilaufdiode genutzt werden. Einzelne MOSFETS werden hauptsächlich als Schalter benutzt. Besonders kleine MOSFETS sind empfindlich gegen elektrostatische Aufladungen.

== Verwendung für Schaltanwendungen ==

Mosfets werden oft für Schaltanwendungen verwendet, da sie grössere Leistungen als bipolare Transistoren schalten können und geringere Verluste haben. Anders als bipolare Transistoren kann man MOSFETS problemlos parallelschalten. Ein weiterer wesentlicher Vorteil ist, dass sie leistungslos geschaltet werden. Wenn das Gate einmal auf eine bestimmte Spannung aufgeladen wurde, dann ist keine weitere Steuerleistung nötig. Bei bipolaren Transistoren muss die ganze Zeit ein relativ hoher Basisstrom fliessen. Allerdings hat das Gate eine relativ hohe Kapazität (ca. 1 nF für einen 10 A MOSFET). Um die Verluste während dem Schalten zu minimieren, muss das Gate sehr schnell geladen und wieder entladen werden. Dafür ist ein relativ hoher Strom nötig. Aus diesem Grund gibt es fertige Treiberbausteine wie den ICL7667, die das Gate sehr schnell umladen können. Ein schnelles Schalten des Mosfets ist insbesondere dann wichtig, wenn der Mosfet mit einer hohen Frequenz an- und ausgeschaltet wird (z.B. [[PWM]], Schaltnetzteile).

In der Praxis werden wesentlich häufiger N-Kanal Mosfets als P-Kanal Mosfets verwendet. Das liegt daran, dass sich die Elektronen im Halbleiter leichter bewegen können als Löcher. Aus diesem Grund haben N-Kanal Mosfets einen geringeren RDS_ON und damit geringere Schaltverluste.

Die folgende Schaltung zeigt die Verwendung eines Mosfets zum Regeln eines Motors über [[PWM]]:

[[Bild:fetschaltstufe.jpg|center]]

== Bauform Beispiel ==

[[Bild:fetbs170.gif|center]]

[[Kategorie:Elektronik]]

Feldeffekttransistor

2008-04-26T10:22:23Z

Gock: /* MOSFETS */

Der Feldeffekttransistor, meist als FET (Field Effect Transistor) bezeichnet, ist ein unipolarer [[Transistor]]. Unipolar daher, weil im Gegensatz des bipolaren Transistors, je nach Typ, entweder nur Löcher oder Elektronen am Energietransport beteiligt sind.

Der FET hat 3 Anschlüsse, Source (Zufluss, Quelle), Gate und Drain (Abfluss). Ein vierter Anschluss Bulk (Substrat) ist bei Einzeltransistoren i.d.R. mit Source verbunden und nicht extra herausgeführt.

Durch ein elektrisches Feld, das durch hervorgerufen durch eine Steuerspannung zwischen Gate und Source, wird die Leitfähigkeit des Source-Drain-Kanals des Feldeffekt-Transistors beeinflusst. Je nach benutztem Effekt wird unterschieden zwischen MOSFET und JFET (Junction- oder Sperrschicht-FET).

Es gibt folgende Formen von FETs:
* Sperrschicht-Feldeffekt-Transistor (JFET)
* Metalloxidhalbleiter-Feldeffekt-Transistor (MOSFET)
* Schottky-Feldeffekt-Transistor (MESFET) - für HF
* High Electron Mobility Transistor (HEMT) - für HF, > 1 GHz
* Ionen-Sensitiver Feldeffekt-Transistor (ISFET) - als Sensor

==Schaltsymbole==
;N-MOSFET: [[Bild:Schaltsymbol NFET.png]]

;P-MOSFET: [[Bild:Schaltsymbol PFET.png]]

;N-Kanal JFET: [[Bild:Schaltsymbol JFETN.png]] [[Bild:Schaltsymbol JFETN2.png]]

;P-Kanal JFET: [[Bild:Schaltsymbol JFETP.png]] [[Bild:Schaltsymbol JFETP2.png]]

==JFET==
JFETs nutzen einen in Sperrrichtung betriebenen p-n-Übergang, um das elektrische Feld zu bilden. Theoretisch kann der auch in Flussrichtung betrieben werden, was allerdings den Vorteil der leistungslosen Ansteuerung zunichte macht. Bei vielen JFETS gibt es keinen, oder wenig Unterschied zwischen Drain und Source, sie können also für beide Stromrichtungen benutzt werden.
Ohne Gate-Source Spannung ist ein JFET leitend. Durch Spannung in Sperrichtung wird der Strom reduziert erreicht bei der Abschnürrspannung schließlich 0. Bei kleinen Drain-Source Spannung verhält sich der JFET wie ein Spannungsgesteuerter Widerstand. Bei Drain-Source Spannung über etwa 1-2 V verhält sich ein JFET wie eine Spannungsgesteuerte Strombegrenzung. JFets werden hauptsächlich als Schalter für Signalspannungen und als schnelle hochohmige Verstärker eingesetzt. Es gibt viel Operationsverstärker mit JFET Eingängen.
Gebräuchliche JFETS sind: BF245, BF256, 2N4416

==MOSFETS==
MOSFETS haben eine dünne Oxidschicht als Isolierung zwischen Gate und den Kanal. MOSFETS können so hergestellt werden, dass sie ohne Gate-Source Spannung sperren (Enhancement-Typ ) oder leiten (Depletion-Typ). Die einzeln erhältlichen MOSFETS sind aber ohne Gate-Source-Spannung (fast) alle sperrend (Enhancement-Typ. Ab einer Gate-Source-Spannung von z.B. +2 V (N-Channel FET) steigt die Leitfähigkeit bzw. der Drain-Source-Strom an. Für den maximalen Strom sind typisch 10 V oder bei sogenannten Logic-Level Mosfets 5 V nötig. Die maximal zulässige Gate-Source-Spannung liegt je nach Typ bei etwa 20-30 V. Bei einigen MOSFET-Typen ist eine Diode zwischen Drain und Source enthalten. Man kann also Drain und Source hier nicht vertauschen, wenn mehr als 0,5 V Spannung anliegen. Die integrierte Diode kann bei Brückenschaltungen zum Teil als Freilaufdiode genutzt werden. Einzelne MOSFETS werden hauptsächlich als Schalter benutzt. Besonders kleine MOSFETS sind empfindlich gegen elektrostatische Aufladungen.

== Verwendung für Schaltanwendungen ==

Mosfets werden oft für Schaltanwendungen verwendet, da sie grössere Leistungen als bipolare Transistoren schalten können und geringere Verluste haben. Anders als bipolare Transistoren kann man MOSFETS problemlos parallelschalten. Ein weiterer wesentlicher Vorteil ist, dass sie leistungslos geschaltet werden. Wenn das Gate einmal auf eine bestimmte Spannung aufgeladen wurde, dann ist keine weitere Steuerleistung nötig. Bei bipolaren Transistoren muss die ganze Zeit ein relativ hoher Basisstrom fliessen. Allerdings hat das Gate eine relativ hohe Kapazität (ca. 1 nF für einen 10 A MOSFET). Um die Verluste während dem Schalten zu minimieren, muss das Gate sehr schnell geladen und wieder entladen werden. Dafür ist ein relativ hoher Strom nötig. Aus diesem Grund gibt es fertige Treiberbausteine wie den ICL7667, die das Gate sehr schnell umladen können. Ein schnelles Schalten des Mosfets ist insbesondere dann wichtig, wenn der Mosfet mit einer hohen Frequenz an- und ausgeschaltet wird (z.B. [[PWM]], Schaltnetzteile).

In der Praxis werden wesentlich häufiger N-Kanal Mosfets als P-Kanal Mosfets verwendet. Das liegt daran, dass sich die Elektronen im Halbleiter leichter bewegen können als Löcher. Aus diesem Grund haben N-Kanal Mosfets einen geringeren RDS_ON und damit geringere Schaltverluste.

Die folgende Schaltung zeigt die Verwendung eines Mosfets zum Regeln eines Motors über [[PWM]]:

[[Bild:fetschaltstufe.jpg|center]]

== Bauform Beispiel ==

[[Bild:fetbs170.gif|center]]

[[Kategorie:Elektronik]]

Leiterplatten herstellen - Toner-Transfer-Methode

2007-07-24T09:34:12Z

Gock: /* Siehe auch */

{{FarbigerRahmen|
Leider sind die Bilder für den Artikel verlorengegangen, wer welche nachtragen kann, sollte dies tun.

Hinweis: Vorallem der 2. Weblink enthält eine gute Anleitung, die derzeit auch mehr Bilder enthält, als dieser Artikel.
}}

==Platinenmachen leicht gemacht - "Die Bügelmethode"==

===Was ist die Bügelmethode?===
Die Bügelmethode ist eine Technik Platinen herzustellen, ohne sie belichten zu müssen. Das spart eine Menge Zeit und Geld und ist eine schnelle Methode, sich einen Prototyp zu erstellen.
Der Nachteil ist allerdings, dass man einen Laserdrucker/Kopierer benutzen muss. Das Ätzen bleibt einem leider nicht erspart.

Das Herstellen einer Platine nach der Bügelmethode funktioniert in folgenden Schritten:

# Erstellen eines Layouts
# Ausdrucken des Layouts auf einem Laserdrucker/Kopierer
# Aufbügeln des Layouts auf die gereinigte Platine
# Ätzen der Platine

===Erstellen des Layouts===
Bei dieser Methode ist es wichtig, ein geeignetes Layout zu entwerfen. Man sollte auf die Leiterbahnbreite und die Abstände zwischen Leiterbahnen und Pads achten. Beim Aufbügeln des Layouts auf die Platine werden alle Konturen ein bisschen breiter.

Das Layout erstellt man am besten per Computer, da es ausgedruckt werden muss. Beim Erstellen von doppelseitigen Platinen ist es unbedingt notwendig, unsymmetrische Passmarken ins Layout einzubauen, z.B. kleine Kreuze an verschiedenen Stellen im Layout platziert. Praktisch ist auch ein bisschen Text, da man so leicht erkennt, ob das Layout gespiegelt ist oder nicht.

===Ausdrucken auf das Transfermaterial===
Wenn das Layout fertig ist, muss es auf das Transfermaterial gedruckt/kopiert werden. Als Trägermaterial bieten sich folgende Materialien an:

*'''Backpapier'''
Viele berichten, dass Backpapier das Mittel ihrer Wahl ist und einwandfrei funktioniert. Bei mir war das leider nicht der Fall. Anscheinend ist der Erfolg von der Marke abhängig.

*'''Trägerpapier von Klebeetiketten'''
Soll sehr gut funktionieren

*'''Seiten aus einem Hochglanzmagazin (Spiegel/Stern)'''
Mein persönlicher Favorit. Das Ausrichten der Passmarken auf dem bedruckten Papier ist zwar nicht so leicht, dafür lässt es sich sehr leicht nach dem Bügeln entfernen.

*'''Spezielle Transferfolie (Pressn'Peel)'''
Diese ist sehr teuer und soll auch nicht besser funktionieren als andere Materialien

* '''u.v.m'''
Vor dem Drucken sollte man den Drucker auf die höchste Farbdichte einstellen. Je mehr Toner auf den Träger gelangt, desto besser.
Natürlich muss das Layout spiegelverkehrt ausgedruckt werden.

Für doppelseitige Layouts übernehme ich die fertigen Layouts zuerst in ein Grafikprogramm, ordne sie übereinander an, und mache eine dünne Linie in der Mitte zwischen den beiden Layouts. So kann man alles auf einmal ausdrucken. Danach faltet man das Papier entlang der Linie und richtet es mit Hilfe der Passmarken aus. So erhält man eine Tasche in die man die Platine zum Bügeln einlegen kann. Das Ausrichten funktioniert im Gegenlicht am besten.

===Das Aufbügeln des Layouts===
Das ausgedruckte Layout sollte jetzt ungefähr so aussehen.

[[Bild:transfer.jpg|center]]

Ich habe dieses auf eine Seite aus einem Hochglanzmagazin gedruckt.
Vor dem Aufbügeln sollte man die Deckung des Toners überprüfen. Wenn größere dünnere Flächen vorhanden sind, sollte man es noch einmal neu drucken.

Vor dem Aufbügeln muss die Platine (natürlich eine ohne Fotolack) gründlich gereinigt werden. Ich nehme dazu ein feines Schmirgelpapier und bearbeite die Platine damit. Dadurch wird sie auch aufgeraut, was den Toner besser haften lässt. Anschließend reibe ich sie noch mit Aceton, Waschbenzin, Nagellackentferner o.ä. ab, um die letzten Fettrückstände zu entfernen. Dies ist nicht unbedingt nötig, aber es erleichtert dem Toner das Haften. Achtung, die genannten Chemikalien sind mit Vorsicht zu benutzen. Aceton ist sogar ein Hautgift. Bitte Handschuhe benutzen.

Für das eigentliche Aufbügeln empfehle ich eine feuerfeste Unterlage, da die Platine sehr heiss wird und lange auf der gleichen Stelle gebügelt wird.
Auf diese wird ein Handtuch o. ähnliches gelegt. Es sollte etwas altes sein, weil der Toner unter Umständen darauf gelangen könnte und dieser sich sehr schlecht aus Textilien entfernen lässt.

Darauf kommt die Platine mit der zu beschichtenden Seite nach oben, und darüber das ausgedruckte Layout mit der Tonerseite nach unten. Darüber werden 2-3 Blatt Schreibmaschinenpapier gelegt, damit die Farbe der Hochglanzseite nicht das Bügeleisen verschmutzt. Außerdem werden so die Druckunterschiede ausgeglichen, die beim Bügeln entstehen und Leiterbahnen "zerquetschen" könnten.

Das Bügeleisen wird nun auf ca. 3/4 seiner Leistung eingestellt. Wenn es heiss genug ist, fängt man zuerst mit leichtem Druck an über den "Sandwich" aus Platine, Layout und Schreibmaschinenpapier zu bügeln. Nach ca. 5 Minuten müsste eigentlich der Toner überall geschmolzen worden sein (laut Internet schmilzt dieser schon bei 70°C).
Wichtig ist, dass sichergestellt ist, dass wirklich jeder Bereich ausreichend erhitzt worden ist.

Nach dem Bügeln sollte die Platine sich abkühlen dürfen. Ca. 5-6 Minuten.
Wenn sie handwarm ist, kann es weitergehen.

===Abziehen des Trägermaterials von der Platine===
Das Abziehen des Trägermaterials ist das Heikelste an der ganzen Methode. Die feine Tonerschicht auf der Platine ist spröde und kann leicht zerstört werden.

Bei Trägermaterialien aus Papier lege ich die '''abgekühlte''' Platine in eine Schüssel mit lauwarmem Wasser und Seife. Darin bleibt sie solange bis das Kupfer durch das Papier scheint und das Papier sich fast von alleine auflöst.
Wenn dies der Fall ist, beginne ich langsam, vom Rand ausgehend, das Papier von der Platine zu lösen. Wenn man das langsam macht, und die Platine dabei unter Wasser lässt, geht das relativ einfach.

Danach sollte man kontrollieren, ob Leiterbahnen zu sehr verlaufen sind. Falls dies der Fall ist, kann man sie mit einer Nadel wieder freikratzen.
Generell sollte das Ganze übertragene Layout noch einmal kontrolliert werden.
Kleinere Fehler lassen sich einfach mit einem wasserfesten Stift beheben.
Sind die Fehler zu groß, sollte man das Layout erneut aufbügeln. Dazu befreit man die Platine mit den oben genannten Mitteln vom Toner oder schmirgelt mit Schleifpapier den Toner weg.

Bei doppelseitigen Platinen legt man die Platine in die oben beschriebene Layouttasche und bügelt zuerst eine Seite, indem man zwischen die untere Platinenseite und dem unteren Layout ein weiteres Stück Stoff oder ähnliches legt. Durch das Bügeln klebt die eine Hälfte des Layouts fest und die andere kann dadurch einfach ausgerichtet werden.

===Das Ätzen===
Das Ätzen der Platine erfolgt genau wie bei jeder anderen belichteten Platine auch. Allerdings sollte man darauf achten, dass das Ätzen möglichst schnell geht. Je länger es dauert, desto größer ist die Gefahr, daß sich an den Rändern die Tonerschicht löst.
Mit FE3Cl hatte ich die schlechteren Ergebnisse. Natriumsulfat brachte die schöneren Ergebnisse.

===Das Ergebnis===
Das Ergebnis sollte ungefähr so aussehen.

Oberseite meines AVR-Boards

[[Bild:AnsichtvonOben.jpg|center]]

Unterseite (Die Drähte haben nichts mit dem Bügeln zu tun. Das passiert, wenn man beim Layouten Leiterbahnen vergisst;-))

[[Bild:AnsichtvonUnten.jpg|center]]

Diese Bild zeigt was passiert, wenn man beim Bügeln das Bügeleisen verkantet. Also einen zu großen Druck mit der Kante der Heizfläche ausübt. Die Leiterbahnen bekommen einen "Bauch". Ich habe diesen Fehler hier mit der Nadel korrigiert. Die Funktion stört es nicht, es ist halt ein kleiner Schönheitsfehler

[[Bild:verkantet.jpg|center]]

Das hier ist eine Nahaufnahme eines MAX232. Ich finde die Form und die Scharfkantigkeit der Pads ist mit einer belichteten Platine durchaus vergleichbar.

[[Bild:Padform.jpg|center]]

===Fazit===
Für mich ist die Bügelmethode die schnellste und einfachste Art einen Prototypen zu erstellen. Sie ist zwar nicht so genau wie eine belichtete Platine, aber für mich ist sie völlig ausreichend. Sie erspart einem eben den schwierigsten Teil der Platinenherstellung, das Belichten.

Die oben gezeigte Platine war übrigens die 3., die ich nach dieser Methode hergestellt habe. Seitdem mach ich es nur noch so. Ausprobieren lohnt sich auf jeden Fall.

==Siehe auch==
* [[Leiterplatten_herstellen]] mit der "Foto-TransferTechnik"
* [[Leiterbahnbreiten]]
* [[Platinen doppelseitig layouten mit Eagle]]

==Weblinks==
* http://home.arcor.de/dr.koenig/digital/platine.htm
* [http://thomaspfeifer.net/platinen_aetzen.htm Platinen ätzen mit der Direkt-Toner-Methode] (mit Video)
* http://diy.musikding.de/berichte/grund/platinen/platinen1.html
* http://www.die-wuestens.de/dindex.htm?/platine.htm
* http://www.fullnet.com/u/tomg/gooteepc.htm
* http://www.qsl.net/k5lxp/projects/PCBFab/PCBFab.html
* http://www.5bears.com/pcb.htm

'''''Artikel von Sonic''' Wiki-Konvertiert Frank''

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]

Platinenherstellung mit der "Foto-Transfer-Technik"

2007-07-24T09:33:43Z

Gock: /* Siehe auch */

'''Herstellen von Leiterplatten mit der Foto-Transfer-Technik'''

== Foto-Transfer-Methode ==

=== Benötigtes Material ===
:* Eine Vorlage, nach welcher die Leiterplatte entstehen soll; auch "Film" genannt
:: z.B. '''Transparentpapier''', Layoutfolie, OHP-Folie
::Im Schulzeichenbedarf bekommt man etwas stärkeres Transparentpapier für technisches Zeichen (etwa wie Postkartenkaron) - das wellt sich mit Tinte nicht so sehr auf und bleibt schön glatt. Bei bedruckbaren Folien sollte darauf geachtet werden, dass die Deckkraft der Tinte bzw. des Toners ausreicht (Bei zu geringer Deckung ggf. mit den Druckereinstellungen experimentieren oder einfach auf die selbe Folie noch einmal exakt "drüber"-drucken)
:Eine weitere Möglichkeit ist, normales Büropapier (Kopierpapier) zu bedrucken und mit Pausklar-Spray transparent zu machen (evtl. nicht für Tintenstrahlausdrucke geeignet)
:: Wichtig ist, eine möglichst gute Vorlage zu erstellen, hierzu sollte man in den Optionen des Druckers die maximale Schwärzung einstellen. Im Durchlicht sollten die Flächen dunkelgrau bis schwarz sein, und auf gar keinen Fall Risse oder Unterbrechungen aufweisen (Ihr werdet euch wundern, wie hoch die Auflösung beim Ätzen sein kann).
:* Fotopositiv beschichtete Leiterplatten
:* Eine geeignete Lichtquelle (z.B. UV-Quelle oder Nitraphot-Leuchtmittel)
::ich verwende mittlerweile einen UVA-Gesichtsbräuner, die funktionieren genauso gut wie "richtige" Belichtungsgeräte, sind aber um ein vielfaches günstiger zu beschaffen.
:: Prinzipiell funktioniert fast jede Lichtquelle (Sonne, Schreibtischlampe) mehr oder weniger gut und zuverlässig. Wer nichts dem Zufall überlassen will, kann sich nach z.B. [http://www.blafusel.de/misc/uv.html dieser Anleitung] ein "Belichtungsgerät" aus einem alten Gesichtsbräuner und einem kaputten Scanner bauen - oder natürlich auf kommerzielle Geräte zurückgreifen.
:* Glasplatte (etwas größer als die zu belichtende Platine) - 3mm bis 5mm Stärke
:: z.B. aus einem einfachen, billigen Bilderrahmen - wobei verschiedene Glassorten zu starken Schwankungen führen können. Echtes, unbeschichtetes Glas filtert z.B. im Gegensatz zu Acryl- oder Plexiglas kaum UV-Licht aus und ist daher wesentlich besser geeignet.
:* Entwickler
:** z.B. Seno Entwickler 4007 oder
:** Natriumhydroxid (NaOH)
:* Entwicklerschale
:* Ätzmittel
:** Vorzugsweise Natriumpersulfat (NaPS), auch Feinätzkristall genannt
:** Ammoniumchlorid (findet wegen des giftigen Ammoniaks seltener Verwendung)
:** oder Eisen(III)-chlorid (FeCl<sub>3</sub>)
:::dies ist jedoch wegen der Schaumbildung nicht für Ätz-Küvetten mit Luftverteiler geeignet.
:* Ätzschale oder Ätzküvette (dann aber mit Heizung)
:* Aufbewahrungsbehälter (Saugflaschen)
:* Timer (Wecker) oder Stoppuhr
:* Fließendes Wasser
:* Spülmittel oder Klarspüler (Spülmaschine)
:* Stahlwolle (Ako-Pads oder Abrazzo)
:* Aceton
:* Lötlack
:* Kleinbohrmaschine (am besten mit Ständer) und entspr. Bohrer (z.B. 0,6mm/0,8mm/1,0mm/1,3mm)
:* sicherheitshalber Schutzhandschuhe, Schutzbrille und eine Schürze, bzw. nicht gerade den Smoking, mit dem man mit dem/r Partner/in nächsten Abend chinesisch essen gehen wollte.

[[Bild:LeiterplattenHerstellen-benötigetsMaterial.gif|640px|center]]

Anfangs kann auch mit sog. Einsteigersets gearbeitet werden.

=== Bestimmung der Belichtungszeit ===
Die Belichtungszeit ist von vielen Faktoren abhängig:
:* Stärke und Art der Lichtquelle
:* Abstand der Lichtquelle zur Platine
:* Material (unterschiedliches Basismaterial)

Um die richtige Belichtungsdauer zu bestimmen, ist es sinnvoll einen sog. Belichtungstest durchzuführen:

==== Belichtungsteststreifen ====

'''Vorbereitung:''' Verwendet man eine Nitraphot-Lampe, wird noch ein Stativ benötigt, welches die Lampe etwa 25 cm über der Tisch-/Arbeitsfläche hält.

Das '''Belichten''' kann '''bei normalem Tageslicht''' erfolgen; eine "Dunkelkammer" ist nicht nötig. Direktes Sonnenlicht sollte jedoch vermieden werden.

[[Bild:LeiterplattenHerstellen-Belichtungsteststeifen.gif|400px]]

Diesen Belichtungsteststeifen druckt man sich nun auf transparentes Material aus (bzw. verwendet '''Pausklar''' auf normalem Papier)

[[Bild:Leiterplatten_Herstellen_01_Film-Layout.jpg|150px|right|Eine Vorlage für Platinen]]
Dass der Ausdruck '''spiegelverkehrt''' ist, hat folgenden Grund:
Wenn man den Ausdruck "seitenrichtig" auf die Fotoschicht legt, ist die Druckfarbe (Toner oder Tinte) direkt auf der Fotolack-Schicht und wird nicht durch die Filmschicht (Pergamentpapier) auf zwar kurzer aber mitunter signifikanter Distanz gehalten. Bei sehr feinen Leiterbahnen könnte sonst Streulicht die Leiterbahnränder auch belichten.

Nun zieht man die Schutzschicht von der fotopositiv beschichteten Platine ab, legt darauf den Teststreifen und deckt mit etwas Lichtdichtem (zusätzliches, schwereres Papier) die Vorlage bis zur Markierung 3:50 ab.
Obendrauf legt man nun noch eine unbeschichtete Glasplatte (Bilderrahmen-Glasscheibe), welche die "Filme" durch ihr Eigengewicht auf der Leiterplatte fixiert und andrückt. Den Timer stellt man auf 3:50 Minuten ein.
Nun schaltet man gleichzeitig das Licht ein und startet den Timer.
Alle 10 Sekunden zieht man das Abdeckpapier einen Schritt weiter vom Film, bis zur nächsten Markierung.

Aufpassen dass der Film mit dem Teststreifenmuster und die Platine nicht verrutschen. Am Ende ('''Licht ausschalten''' nicht vergessen!) hat man dann eine mit verschiedenen Belichtungszeiten belichtete Platine. Diese wird im nächsten Schritt entwickelt.

=== Entwickeln der belichteten Leiterplatte ===
====Vorarbeiten====
Hier kann man schnell und am meisten falsch machen: Eine zu stark angesetzte Entwicklerlösung und eine zu hohe Temperatur können einem alles schnell versauen. Mit der Zeit bekommt man allerdings ein Gefühl hierfür, so dass man ohne Thermometer auskommt. Es kann anfangs ruhig etwas mehr Wasser als empfohlen zum Verdünnen genommen werden, um die Entwicklung zu verlangsamen.

Gängige Verdünnungen:

:* NaOH: 10g auf 1 Liter Wasser (bei Bungard Platinen 20g/l).
:* Seno Entwickler 4007 ist für 0,3 Liter Wasser fertig portioniert.

Die Lösung wird nach Herstellerangaben angesetzt. Der Entwickler muss sich '''vollständig''' aufgelöst haben.

Beim Ansetzen der Entwicklerlösung sollte man eine Schutzbrille tragen, da die Chemikalien insbesondere in fester Form, wenn sie ins Auge gelangen, zur Erblindung führen können.

==== Entwickeln ====
[[Bild:Leiterplatten_Herstellen_02_Entwickeln.jpg|150px|right|Entwickeln der Fotoschicht]]
:* Zunächst legt man die belichtete Leiterplatte mit der beschichteten Seite nach oben in die Schale
:* Den Entwickler bringt man auf angenehme Handwärme (etwa 25°C bis 30°C)
::(ein paar (30-40) Sekunden in der Mikrowelle bei 600W)
:* Dann wieder etwas abkühlen lassen und umrühren bzw. schütteln.
:* Die Entwicklerlösung zu der Platine in die Schale gießen (möglichst in einem Schwung)
:* nach kurzer Zeit (ein paar Sekunden) sollte der Fotolack an einigen Stellen "Wölkchen" bilden.
:* Ein sehr weicher Pinsel und sehr vorsichtiges Abstreifen oder eine Bewegung des
::Entwicklerbades lassen schnell die Konturen erkennen.
:* Sobald man die Konturen klar erkennen kann (bei dem Testmuster natürlich nur ein Teil der gesamten Fläche) schnell die Platine aus dem Entwicklerbad nehmen und sofort mit klarem Leitungswasser abspülen. Ein paar Tropfen Spülmittel oder Klarspüler (Spülmaschine) lassen das Wasser ohne Fleckenbildung ablaufen.
:* '''NICHT ABREIBEN!''' Feine Kratzer sind schneller drin als man meint.

==== Gern gemachte Fehler ====
{{FarbigerRahmen|
Die gesamte Entwicklung sollte nach ca. 30 bis 45 Sek. abgeschlossen sein}}

:* Dauert das Entwickeln wesentlich länger (>2:00 Min.) weil der Entwickler zu "schwach" oder zu kalt angesetzte wurde, kann es passieren, dass die Fotoschicht an ungewünschten Stellen wegen der längeren Tauchzeit "einweicht" und dann beim abspülen zu dünn wird oder sich ganz ablöst. Leiterbahnunterbrechungen sind die Folge.

:* Geschieht die Entwicklung zu schnell und ist fast sofort nach dem Einfüllen des Entwicklers abgeschlossen, weil die Lösung zu "scharf" angesetzt wurde oder zu warm ist, hat man meist schon verloren, da auch die unbelichteten Leiterbahnen angegriffen worden sind. Bis man sein "gutes Stück" dann aus dem Bad genommen hat, ist meist schon alles weg.

:* Wurde die Fotoschicht nicht ausreichend Belichtet, kann es passieren, dass der Fotolack nicht korrekt entwickelt werden kann. Dies würde zum einen eine längere Entwicklungszeit mit ihren Folgen (s. oben) nach sich ziehen oder zum anderen Kurzschlüsse durch Fotolackreste beim Ätzen verursachen.

==== Die optimale Belichtungszeit ====
[[Bild:Leiterplatten_Herstellen_03_Entwickelte-Fotoschicht.jpg|150px|right|Fertig entwickelte Leiterplatte]]Welche Belichtungszeit nun die Optimale ist, lässt sich nun aufgrund des entwickelten Belichtungstestmusters schnell erkennen. Saubere, scharfe Konturen und eine satte Lackschicht an den nicht belichteteten Stellen (Leiterbahnen) geben hierüber Aufschluss.

Je öfter und länger man mit seinem Belichtungsgerät arbeitet, desto schwächer wird dessen UV-Ausbeute. Ist also die UV-Quelle schon länger in Betrieb, können die Belichtungszeiten etwas länger werden. Irgendwann werden die Ergebnisse immer schlechter, da dies jedoch ein schleichender Prozess ist und nicht plötzlich auftritt, bemerkt man die Qualitätsminderung meist nicht. Oft schiebt man dann die Schuld auf den Entwickler oder das Basismaterial, obwohl eigentlich die Lichtquelle die Ursache ist.

=== Ätzen der entwickelten Leiterplatte ===
[[Bild:Leiterplatten_Herstellen_04_Ätzen.jpg|150px|right|Ätzen in einer Ätzküvette]]Das Ätzen kann entweder in einer Schale erfolgen, ist jedoch wegen der schnellen Abkühlung des Ätzbades nicht besonders schnell, und nur für das Ätzen mit Fe(III)Cl empfehlenswert. Beim Ätzen mit NaPS muss der Ätzprozess in der Schale oft unterbrochen werden und das Ätzmittel wieder auf Temperatur gebracht werden. Eine Ätzküvette mit Heizung ist eine lohnenswerte Anschaffung.

Wie man sich so eine '''Ätzküvette selbst bauen''' kann, ist in den Weblinks zu finden.
Ansonsten kann man beim Ätzen eigentlich nicht viel falsch machen.
:* Ätzbad sollte eine den Angaben gemäße Temperatur aufweisen und möglichst konstant gehalten werden. Das geht in einer Schale natürlich nur bedingt; Der Ätzvorgangang kann aber entgegen dem Entwicklungsvorgang durchaus mehrmals unterbrochen werden
:* Dosierung des Ätzmittels gemäß Herstellerangaben. z.B. '''Natriumpersulfat''' ca. 200g bis '''250g für 1 Liter''' Wasser bzw. 100g bis '''125g für 0,5 Liter''' Wasser. Weniger Ätzlösung ist nicht empfehlenswert, da diese sonst zu schnell in die Sättigung kommt. Nachdem das Ätzmittel im vorgewärmten Wasser aufgelöst wurde, muss die Lösung wieder auf die '''Arbeitstemperatur von 45°C bis 50°C''' aufwärmt werden, bevor mit dem Ätzen begonnen wird.
:* Bewegen des Ätzbades beschleunigt den Vorgang und begünstigt ein gleichmäßiges Abätzen der Kupferschicht
:: Ätzküvetten sorgen durch einblasen von Luftperlen für eine ständige Umwälzung, ansonsten hat die Luftbeimengung keine Bedeutung (kein zusätzlicher Sauerstoff oder sonstige Gimmiks nötig)
:* Sobald die Leiterplatte an den entsprechenden Stellen keine Kupferreste mehr aufweist, kann diese entnommen und sorgfältig gespült werden.
:* Mit einer frisch angesetzten Ätzlösung sollte eine Platine (halbe Europaplatte 80mm x 100mm) unter optimalen Bediungungen etwa nach 5 Minuten, spätestens nach 10 Minuten, fertig geätzt sein.

=== Nachbearbeiten der fast fertigen Leiterplatte ===
[[Bild:Leiterplatten_Herstellen_05_Fertige-Platine.jpg|150px|right|Fertig geätzt, gebohrt und geschnitten]] Die nun fertig geätzte Platine muss noch etwas nachbearbeitet werden.
:* Abschnitte durch Sägen und/oder Feilen geben der Platine ihre finale Form (Konturen!)
:* Bohrungen durch die Lötaugen (Pads) damit die Bauteile hindurchgesteckt werden können
:* Entschichten der Platte
:: den verbliebenen Fotolack mit Stahlwolle unter fließendem Wasser entfernen
:: Bohrgrate werden hiermit ebenfalls geglättet, außerdem werden die Leiterbahnen schön blank
:* Besonders hartnäckige Lackreste oder Fett (Fingerabdrücke) lassen sich mit Aceton entfenen
:: Vorsicht: Aceton greift die meisten Kunststoffe an
:* Beschichten mit '''Lötlack''' erleichtert zum einen das saubere Einlöten der Bauelemente bzw. die Lotannahme und schützt zum anderen auch die Leiterbahnen vor Korrosion (Grünspan)

----

== Aufbewahrung der Chemikalien ==
Die Ätzlösung und der Entwickler können in den Saugflaschen aufbewahrt werden, diese Saugflaschen eigen sich sehr gut, um die Lösungen aus flachen und tiefen Behältnissen (Schale) tropf- und verlustfrei abzusaugen. Natürlich kann auch ein Trichter mit einem anderen Behältnis dafür herhalten.
Die Behälter sollten je nach Chemikalie wegen Gasentwicklung (Explosionsgefahr!) nicht unbedingt luftdicht verschlossen werden! Ansonsten können die Lösungen im berühmten dunklen und kühlen Ort gelagert werden.

{{FarbigerRahmen|
Die Ätzlösungen/Chemikalien dürfen nicht in Trinkflaschen, Nahrungsmittelbehältern oder Gefäßen, die letzteren ähneln, gefüllt werden!

-> '''Vergiftungsgefahr durch Verwechslung!'''}}

== Gutgemeinte Tipps ==

Nur wenn die Vorgänge einigermaßen reproduzierbar sind, kann man mit annähernd gleichbleibenden Ergebnissen rechnen. Je genauer man sich an die Konzentrationen und Temperaturen der Lösungen hält und diese auch immer wieder erreichen kann, desto weniger Ausschuss produziert man. Es kann durchaus sein, dass Platinen unterschiedlicher Hersteller oder Platinen aus anderen Materialien (Pertinax oder Epoxid) sowie deren Alter (Lagerdauer) gravierend unterschiedliche Resultate liefern.

'''Also:'''
* Sämtliche Parameter, die zum Erfolg geführt haben, notieren. Beispielsweise beim Belichten: Abstand der Lichtquelle zur Platine, Belichtungsdauer, Typ der Folie, auf die gedruckt wurde.
* Lösungen immer in möglichst gleicher Konzentration anmischen (Messbecher und genaue Waage verwenden)
* Temperaturen in gewissen Grenzen einhalten (Thermometer verwenden)
* Gleichartige Materialien/Platinen verwenden
* Gleichartige Ätzmittel und Entwickler verwenden

Nur so kann man gleichwertige Ergebnisse erwarten, und die Platinen gelingen jedes Mal auf Anhieb.

== Entsorgen der Chemikalien ==
[[Bild:Aetzend.gif|left|Ätzend]][[Bild:Geshschaedl.gif|left|Gesundheitsschädlich]]Die Chemikalien bitte '''auf gar keinen Fall''' in das Abwasser kippen! Die in den Klärwerken eingesetzten Bakterien können auch durch geringste Mengen der Chemikalien und des darin gelösten Kupfers absterben. Es könnte also mit nur einer Ätzküvette eine kleine Kläranlage komplett "kippen", und dann kann es richtig teuer werden. Anleitungen, wie sie immer noch im Internet zu finden sind und welche einem eine unproblematische Entsorgung über das Abwasser bei entsprechender Verdünnung suggerieren, sind nach aktueller Gesetzeslage nicht mehr erlaubt!

* Bitte die Chemikalien zur Reststoffverwertung / '''Sondermüllentsorgung''' / "Recyclinghof" bringen.
* Dies ist '''für Privatleute meist unentgeltlich''' und erspart einem viel Ärger.

==Autor==
--[[Benutzer:Darwin.nuernberg|Darwin.nuernberg]] 23:38, 20. Mai 2006 (CEST)--

==Siehe auch==
* [[Ätzgerät Bauanleitung]]
* [[Platinenherstellung]] mit der "Bügelmethode"
* [[Leiterbahnbreiten]]
* [[Leiterplatten Entwicklung]]
* [[Platinen doppelseitig layouten mit Eagle]]

==Weblinks==
* [http://www.roboternetz.de/phpBB2/zeigebeitrag.php?t=7415 Projekt im Roboternetz: Bauanleitung für eine Ätzküvette]
* [http://www.blafusel.de/misc/uv.html Bauanleitung für eine Low-Cost-UV-Belichtungsanlage]

[[Kategorie:Elektronik]]
[[Kategorie:Grundlagen]]
[[Kategorie:Praxis]]

Leiterbahnbreiten

2007-07-24T09:33:11Z

Gock: /* Siehe auch */

[[Bild:Leiterplatten_Herstellen_03_Entwickelte-Fotoschicht.jpg|thumb|Leiterbahnen]]Beim Entwurf von Leiterbahnen ist es wichtig, dass die Leiterbahnen die entsprechende Mindestbreite aufweisen, damit der maximal vorgesehene Strom nicht zum Durchbrennen oder Beschädigen der Leiterbahn führt.

Die Temperatur der Leiterbahn darf wegen der Temperaturunbeständigkeit des Leiterplattenmaterials
FR4 nicht beliebig hoch sein. Ab einer Temperatur von ca. 130 °C („Glaspunkt“) beginnt sich nämlich das Glasgewebe zu verändern und die Leiterplatte verbiegt sich. Ab ca. 110°C weichen auch Lötstellen auf.

==Richtwerte==
In der folgenden Tabelle wird die Temperatur der Leiterbahn bei verschiedenen Breiten und Stromstärken aufgelistet. Die Breitenangabe erfolgt in mm und mil (1/1000 Inch).
Die Tabelle geht von einer üblichen Kupferbeschichtung von 35 µm (Mikrometer) und Standardplatinenmaterial FR4 aus.

{| {{Blauetabelle}}
|'''Breite in Millimeter'''
|'''Breite in Mil'''
|'''10 °C'''
|'''20 °C'''
|'''30 °C'''
|'''45 °C'''
|'''60 ° C'''
|-
|0,25 mm
|9,8mil
|0,5 A
|0,8 A
|1,0 A
|1,3 A
|1,6 A
|-
|0,38 mm
|14,7mil
|0,8 A
|1,20 A
|1,50 A
|2,0 A
|2,4 A
|-
|0,50 mm
|19,7 mil
|1,0 A
|1,6 A
|2,0 A
|2,5 A
|3,0 A
|-
|1,00 mm
|39,4 mil
|2,2 A
|3,0 A
|3,6 A
|4,2 A
|4,8 A
|-
|1,50 mm
|59 mil
|3,0 A
|3,8 A
|4,6 A
|5,3 A
|6,5 A
|-
|2,00 mm
|78,7 mil
|3,8 A
|5,0 A
|6,5 A
|7,5 A
|8,5 A
|-
|3,00 mm
|118,1 mil
|4,5 A
|6,5 A
|8,0 A
|9,5 A
|11,0 A
|-
|4,00 mm
|157,5 mil
|6,0 A
|8,5 A
|10,0 A
|12,0 A
|13,5 A
|-
|5,00 mm
|197 mil
|7,0 A
|10,0 A
|12,0 A
|14,5 A
|16,0 A
|-
|6,00 mm
|236,2 mil
|7,5 A
|11,0 A
|14,0 A
|16,0 A
|18,0 A
|-
|8,00 mm
|315 mil
|9,0 A
|14,0 A
|17,0 A
|20,0 A
|22,5 A
|-
|10,00 mm
|394 mil
|10,0 A
|16,0 A
|20,0 A
|23,0 A
|26,0 A
|}

==Siehe auch==
* [[Leiterplatten herstellen]]
* [[Platinenherstellung|Platinenherstellung Bügelmethode]]
* [[Platinen doppelseitig layouten mit Eagle]]

[[Kategorie:Grundlagen]]
[[Kategorie:Elektronik]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T16:12:35Z

Gock:

= Einleitung =
Die eigene Herstellung doppelseitiger Platinen kann sich problematisch gestalten. Da Eagle für den professionellen Einsatz entwickelt wurde, fallen die meisten Fehlerquellen erst beim Löten auf, also wen es zu spät ist.
Im Folgenden werden Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen erteilt, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route''' --> Maximum --> Via=50

'''Optimize 1-6''' --> Costs --> Via=99

'''Optimize 1''' --> Maximum Vias=0

'''Optimize 2''' --> Maximum Via=5

'''Optimize 3''' --> Maximum Via=0

'''Optimize 4''' --> Maximum Via=5

'''Optimize 5''' --> Maximum Via=0

'''Optimize 6''' --> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte:

Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]
[[Kategorie:Software]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T16:11:15Z

Gock: Ratschläge zum Umgang mit Eagle für die Herstellung eigener, doppelseitigen Platinen

= Einleitung =
Die eigene Herstellung doppelseitiger Platinen kann sich problematisch gestalten. Da Eagle für den professionellen Einsatz entwickelt wurde, fallen die meisten Fehlerquellen erst beim Löten auf, also wen es zu spät ist.
Im Folgenden werden Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen erteilt, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route''' --> Maximum --> Via=50

'''Optimize 1-6''' --> Costs --> Via=99

'''Optimize 1''' --> Maximum Vias=0

'''Optimize 2''' --> Maximum Via=5

'''Optimize 3''' --> Maximum Via=0

'''Optimize 4''' --> Maximum Via=5

'''Optimize 5''' --> Maximum Via=0

'''Optimize 6''' --> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]
[[Kategorie:Software]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T16:09:34Z

Gock: /* Einleitung */

= Einleitung =
Die eigene Herstellung doppelseitiger Platinen kann sich problematisch gestalten. Da Eagle für den professionellen Einsatz entwickelt wurde, fallen die meisten Fehlerquellen erst beim Löten auf, also wen es zu spät ist.
Im Folgenden werden Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen erteilt, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route''' --> Maximum --> Via=50

'''Optimize 1-6''' --> Costs --> Via=99

'''Optimize 1''' --> Maximum Vias=0

'''Optimize 2''' --> Maximum Via=5

'''Optimize 3''' --> Maximum Via=0

'''Optimize 4''' --> Maximum Via=5

'''Optimize 5''' --> Maximum Via=0

'''Optimize 6''' --> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]
[[Kategorie:Software]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T16:04:11Z

Gock: /* Autoroutereinstellungen */

= Einleitung =
Die Herstellung doppelseitiger Platinen mit dem Layoutprogramm Eagle birgt Hindernisse, die meist erst beim Löten zum Tragen kommen. Diese können umgangen werden, wenn gewisse Dinge beachtet werden. Im Folgenden gebe ich Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route''' --> Maximum --> Via=50

'''Optimize 1-6''' --> Costs --> Via=99

'''Optimize 1''' --> Maximum Vias=0

'''Optimize 2''' --> Maximum Via=5

'''Optimize 3''' --> Maximum Via=0

'''Optimize 4''' --> Maximum Via=5

'''Optimize 5''' --> Maximum Via=0

'''Optimize 6''' --> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]
[[Kategorie:Software]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T16:00:01Z

Gock:

= Einleitung =
Die Herstellung doppelseitiger Platinen mit dem Layoutprogramm Eagle birgt Hindernisse, die meist erst beim Löten zum Tragen kommen. Diese können umgangen werden, wenn gewisse Dinge beachtet werden. Im Folgenden gebe ich Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route'''

--> Maximum --> Via=50

'''Optimize 1-6'''

--> Costs --> Via=99

'''Optimize 1'''

--> Maximum Vias=0

'''Optimize 2'''

--> Maximum Via=5

'''Optimize 3'''

--> Maximum Via=0

'''Optimize 4'''

--> Maximum Via=5

'''Optimize 5'''

--> Maximum Via=0

'''Optimize 6'''

--> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem

[[Kategorie:Praxis]]
[[Kategorie:Elektronik]]
[[Kategorie:Software]]

Platinen doppelseitig layouten mit Eagle

2007-07-12T14:01:07Z

Gock:

= Einleitung =
Die Herstellung doppelseitiger Platinen mit dem Layoutprogramm Eagle birgt Hindernisse, die meist erst beim Löten zum Tragen kommen. Diese können umgangen werden, wenn gewisse Dinge beachtet werden. Im Folgenden gebe ich Ratschläge zum Bedienen des Programms Eagle hinsichtlich des Layoutens von Platinen, die unter Hobbybedingungen hergestellt (geätzt) werden. Dabei wird vorausgesetzt, dass der gesamtheitliche Vorgang der Platinenherstellung bekannt ist oder in anderen Teilen dieser Wissensseite nachgeschlagen wird (Links unter dem Punkt: "Siehe auch").

'''Ziel dieses Dokuments ist es, Hilfestellung zu geben bei...'''
*der Konfiguration des Layout-Programms EAGLE zum Layouten von Schaltungen zur Herstellung ein- oder doppelseitiger Platinen

'''Dabei wird auf folgende Punkte Wert gelegt:'''

So wenige Vias wie möglich.

Bauteile möglichst einfach lötbar

Toleranz gegenüber Über-/Unterätzung

Einsparung von Chemikalien

= Layoutprogramm EAGLE =

== Layouteditor konfigurieren ==

'''Hinweis'''

Werte, die im Folgenden nicht erwähnt werden, sollten auf Default bleiben!

=== Raster ===
Raster als "Teilwert" von 50mil (1.25; 2.5; 5; 10; 12,5; 25; 50)
Wenn möglich mit einem Raster von 25mil auskommen.

=== Autoroutereinstellungen ===
'''Wichtig:'''

*Bei zweiseitigen Platinen immer eine "Prefered Direction" pro Layer vorgeben (nicht den Stern wählen!)!
*Das Routing Grid immer als Vielfaches des Rastergrids wählen!
*Die Costs nicht ändern (außer für Vias wie unten)!
*Via-Anzahl bei Optimize im Folgenden beachten!

'''Autorouter -->'''

'''General'''

--> Prefered Directions --> Top=senkrecht, Bottom=waagrecht (oder umgekehrt)

--> Routing Grid=2.5; 5; 10; 12,5; 25; 50 (als "Teilwert" von 50mil wie Raster, je nach Rechenleistung und Komplexität der Platine)

--> Via Shape=octagon (schützt etwas besser bei Überätzung)

'''Route'''

--> Maximum --> Via=50

'''Optimize 1-6'''

--> Costs --> Via=99

'''Optimize 1'''

--> Maximum Vias=0

'''Optimize 2'''

--> Maximum Via=5

'''Optimize 3'''

--> Maximum Via=0

'''Optimize 4'''

--> Maximum Via=5

'''Optimize 5'''

--> Maximum Via=0

'''Optimize 6'''

--> Maximum Via=0

=== DRC-Einstellungen (Design Rule Check) ===
Im DRC werden Vorgaben getroffen, nach denen der Autorouter seine Bahnen und Vias verlegt.

'''Clearance'''

* alle Werte auf min. 10mil, besser 12mil (je nach Löt- und Ätzvermögen) --> Damit bleibt es möglich, Leiterbahnen zwischen zwei IC-Pads hindurchzuführen.

'''Distance'''

* Copper/Dimension=25 --> Damit bleibt ein größerer Abstand zum Platinenrand
* Drill/Hole=10mil. --> Wie die Clearance-Werte

'''Sizes'''

* Minimum Width=12mil --> schützt vor Überätzung
* Minimum Drill=32mil --> Damit werden Vias 0,8mm und damit genauso dick wie Widerstandsbohrungen, man kann also den gleichen, relativ großen Bohrer benutzen

=== Groundplane ===
'''Achtung: Erst nach vollständig gelayouteter Platine anwenden! Ansonsten kann es passieren, dass Airwires übrig bleiben.'''

Die Groundplane verhilft zu besseren Groundeigenschaften und spart Ätzmittel und Entwickler! Man erzeugt sie wie folgt:

* Poligon anklicken
* Werte wie folgt ändern (oben in der Symbolleiste, beim Daraufzeigen erscheint in der Leiste am unteren Bildschirmrand die Erklärung):
** Layer=Top bzw. Bottom
** Poligon Thermals=ON (erleichtert das Löten von GND-Pads)
** Poligon Orphans=ON (hierdurch werden nicht angeschlossene Teile der GND-Plane stehen gelassen, dies reduziert Ätzmittel und Enwickler)
** Isolate=0.016-0.035 (z. B. 0.024. Dieser Abstand zwischen Signals und GND-Plane beugt Unterätzungen vor und erleichtert das Löten)
** Poligon auf Dimension (Platinenumriss) zeichnen
** Poligon zu "GND" umbenennen (dabei auf den Rand des Poligons klicken)

== Nicht lötbare Pads ==
Da selbst hergestellte Platinen keine Durchkontaktierungen besitzen, kann es notwendig werden, sie auf dem Top-Layer zu verlöten. Dies ist aber bei manchen Bauteilen nicht möglich (z. B. Pinheads, Spindeltrimmer, Trafos usw.).
Abhilfe:
Diejenigen Pads von Bauteilen, die man nicht von oben löten kann mit einem Rechteck auf dem Layer "tRestrict" umgeben. Nur die Pads, nicht das gesamt Bauteil! Dadurch wird der Autorouter keine Top-Verbindung herstellen. Die Fehlermeldungen des DRC (Design Rule Check) können ignoriert werden. Diese beziehen sich auf das Pad.

= Hinweise zu Belichtungsmaske und Ausdruck =

Das Layout wird am besten mit Hilfe eines Laserdruckers auf eine Spezialfolie gedruckt. Diese Folien sind im Elektronikfachhandel erhältlich.

== Verzerrungen im Ausdruck / Keine Deckungsgleichheit zwischen Top- und Bottom-Layout ==
Auf Grund der "Glattheit" der Druckerfolie entstehen bei manchen Druckern Verzerrungen beim Ausdruck des Layouts, die dazu führen, dass Bohrungen nicht deckungsgleich sind. Diese Verzerrungen werden größtenteils vermieden, indem Top- und Bottom-Layout auf einer Seite direkt nebeneinander und im gleichen Druckvorgang ausgedruckt werden. Die Verzerrungen sollten dann auf beiden Layouts gleich sein, sodass Bohrungen auf beiden Seiten zentriert sind. Natürlich muss das Layout auf zu große Verzerrungen geprüft werden.

== Material: Fotobeschichtete Platinen ==
Ich habe zwar nicht sehr viele unterschiedliche Platinen getestet und ich will auch keine Werbung für Produkte machen, aber aus eigener Erfahrung kann ich sagen, dass fotobeschichtete Platinen der Firma Bungard die besten Ergebnisse erzielen. Sie sind äußerst Fehlertolerant, was dem Hobbyelektroniker zu Gute kommt, der nicht über professionelle Technik verfügt. Allerdings gibt es sicherlich Hersteller, die vergleichbar gute Platinen anbieten und die mir nicht bekannt sind.

= Siehe auch =
[[Leiterplatten Entwicklung]]

[[Leiterplatten herstellen]]

[[Platinenherstellung]]

= Autor =
[[Gock]]

Stichworte
Platine, Herstellung, ätzen, selbst selber herstellen, doppelseitig, zweiseitig, fotobeschichtet, Layout, Eagle, Autorouter, Einstellungen, Parameter, löten, Tips und Tricks, Routen, Problem